• Treffer 1 von 1
Zurück zur Trefferliste

Property-Driven Design

  • We introduce Property-Driven Design, a tool-flow that guarantees formal soundness be- tween ESL and RTL and thus enables a shift-left of general functional verification by moving HW verification to higher abstraction layers. In addition, by generating a formal Verification IP (VIP) automatically from ESL descriptions, the entry hurdle to formal methods is reduced considerably, opening them to a wider audience, which effectively ‘democratizes’ them. Short feedback cycles reduce time spent on RTL verification and lead to higher-quality designs.

Volltext Dateien herunterladen

Metadaten exportieren

Weitere Dienste

Suche bei Google Scholar
Metadaten
Verfasser*innenangaben:Tobias Ludwig
URN:urn:nbn:de:hbz:386-kluedo-66359
DOI:https://doi.org/10.26204/KLUEDO/6635
Untertitel (Deutsch):A new approach for hardware design
Betreuer*in:Wolfgang Kunz
Dokumentart:Dissertation
Sprache der Veröffentlichung:Englisch
Datum der Veröffentlichung (online):31.10.2021
Jahr der Erstveröffentlichung:2021
Veröffentlichende Institution:Technische Universität Kaiserslautern
Titel verleihende Institution:Technische Universität Kaiserslautern
Datum der Annahme der Abschlussarbeit:16.07.2021
Datum der Publikation (Server):11.11.2021
Freies Schlagwort / Tag:EDA; PDD; Property-Driven Design; formal; hardware; verification
Seitenzahl:141
Fachbereiche / Organisatorische Einheiten:Kaiserslautern - Fachbereich Elektrotechnik und Informationstechnik
CCS-Klassifikation (Informatik):B. Hardware
DDC-Sachgruppen:6 Technik, Medizin, angewandte Wissenschaften / 620 Ingenieurwissenschaften und Maschinenbau
MSC-Klassifikation (Mathematik):94-XX INFORMATION AND COMMUNICATION, CIRCUITS
Lizenz (Deutsch):Creative Commons 4.0 - Namensnennung (CC BY 4.0)