Architecture Evaluation Tool for 3D CAMs
- Three-dimensional (3D) integration using through- silicon via (TSV) has been used for memory designs. Content addressable memory (CAM) is an important component in digital systems. In this paper, we propose an evaluation tool for 3D CAMs, which can aid the designer to explore the delay and power of various partitioning strategies. Delay, power, and energy models of 3D CAM with respect to different architectures are built as well.
Volltext Dateien herunterladen
Weitere Dienste
| Verfasser*innenangaben: | Yong-Xiao Chen, Jin-Fu Li |
|---|---|
| URN: | urn:nbn:de:hbz:386-kluedo-43279 |
| Dokumentart: | Konferenzveröffentlichung |
| Sprache der Veröffentlichung: | Englisch |
| Datum der Veröffentlichung (online): | 18.03.2016 |
| Jahr der Erstveröffentlichung: | 2016 |
| Veröffentlichende Institution: | Technische Universität Kaiserslautern |
| Datum der Publikation (Server): | 14.03.2016 |
| Freies Schlagwort / Tag: | CAM |
| Seitenzahl: | 2 |
| Fachbereiche / Organisatorische Einheiten: | Kaiserslautern - Fachbereich Elektrotechnik und Informationstechnik |
| CCS-Klassifikation (Informatik): | B. Hardware / B.3 MEMORY STRUCTURES / B.3.2 Design Styles (D.4.2) / Associative memories |
| DDC-Sachgruppen: | 6 Technik, Medizin, angewandte Wissenschaften / 621.3 Elektrotechnik, Elektronik |
| Sammlungen: | International Workshop on Emerging Memory Solutions |
| Lizenz (Deutsch): |  Standard gemäß KLUEDO-Leitlinien vom 30.07.2015 |