• Treffer 1 von 1
Zurück zur Trefferliste

A Platform for Analyzing DDR3 and DDR4 DRAMs

  • The authors explore the intrinsic trade-off in a DRAM between the power consumption (due to refresh) and the reliability. Their unique measurement platform allows tailoring to the design constraints depending on whether power consumption, performance or reliability has the highest design priority. Furthermore, the authors show how this measurement platform can be used for reverse engineering the internal structure of DRAMs and how this knowledge can be used to improve DRAM’s reliability.

Volltext Dateien herunterladen

Metadaten exportieren

Metadaten
Verfasser*innenangaben:Matthias Jung, Deepak M. Mathew, Carl C. Rheinländer M.Eng., Christian Weis, Norbert Wehn
URN:urn:nbn:de:hbz:386-kluedo-52834
Dokumentart:Konferenzveröffentlichung
Sprache der Veröffentlichung:Englisch
Datum der Veröffentlichung (online):30.05.2018
Jahr der Erstveröffentlichung:2018
Veröffentlichende Institution:Technische Universität Kaiserslautern
Datum der Publikation (Server):04.06.2018
Freies Schlagwort / Tag:DRAM; Measurement; Reverse Engineering
Seitenzahl:8
Quelle:http://ieeexplore.ieee.org/document/7930528/
Fachbereiche / Organisatorische Einheiten:Kaiserslautern - Fachbereich Elektrotechnik und Informationstechnik
CCS-Klassifikation (Informatik):B. Hardware / B.3 MEMORY STRUCTURES / B.3.1 Semiconductor Memories (NEW) (B.7.1) / Dynamic memory (DRAM) (NEW)
DDC-Sachgruppen:6 Technik, Medizin, angewandte Wissenschaften / 621.3 Elektrotechnik, Elektronik