Der vorliegende Tagungsband erscheint als Band 1 der neuen Schriftenreihe Wasser Infrastruktur Ressourcen, in der die Fachgebiete Siedlungswasserwirtschaft und Ressourceneffiziente Abwasserbehandlung der TU Kaiserslautern künftig ihre wissenschaftlichen Aktivitäten und Ergebnisse gemeinsam publizieren werden. Für den Start dieser Schriftenreihe erscheint die Sammlung der Beiträge zur Gemeinschaftstagung aqua urbanica trifft RegenwasserTage bestens geeignet. Die Fachbeiträge beleuchten mit Regenwasser in urbanen Räumen ein Themenfeld, das seit mehr als 25 Jahren im Fokus der Forschungsaktivitäten des Herausgebers steht und ein zentrales Element der beiden in diesem Jahr zusammengeführten Tagungen seit vielen Jahren darstellt. Die Regenwassertage finden 2018 zum 17. Mal statt. Die aqua urbanica wird seit 2011 von den sechs siedlungswasserwirtschaftlichen Schwesterinstitutionen der eawag-ETH Zürich, der Hochschule für Technik Rapperswil, der TU Graz, der Universität Innsbruck, der Universität Stuttgart und der TU Kaiserslautern in Kooperation mit den nationalen Organisationen DWA, ÖWAV und VSA veranstaltet. Die Gemeinschaftstagung widmet sich dem verantwortungsvollen Umgang mit Regenwasser als zentraler Baustein zur Sicherstellung leistungsfähiger kommunaler Entwässerungssysteme. Mit der Fokussierung auf Regenwasser in urbanen Räumen soll den besonderen Herausforderungen Rechnung getragen werden, die aus dem zukunftsgerechten Umgang mit Regenwasser in Siedlungsgebieten erwachsen. Die kommunale Überflutungsvorsorge als Starkregenrisikomanagement, der Schutz der Gewässer vor Belastungen aus Regenwetterabflüssen und der Erhalt des lokalen Wasserhaushalts erfordern eine interdisziplinäre, kooperative Bearbeitung. Sie müssen mit ihren Zielkonflikten auch im Lichte großer Ungewissheiten zukünftiger Entwicklungen bearbeitet werden. Das gilt in besonderem Maße für die in den letzten Jahren beobachtete Häufung extremer Niederschlagsereignisse als mögliche Folge des Klimawandels. Zur Sicherstellung des durch die EN 752 europaweit vorgegebenen Überflutungsschutzes in urbanen Räumen braucht es ein leistungsfähiges Entwässerungssystem, das von mehreren Generationen geschaffen wurde und das es auch weiterhin zu erhalten und zu optimieren gilt. Die genannten Anliegen sind gleichermaßen Themen mit hoher Wertigkeit sowohl bei den umwelt- und kommunalpolitisch Verantwortlichen als auch in der öffentlichen Wahrnehmung. In Verbindung mit den Anforderungen der EU-Wasserrahmenrichtlinie und dem dort verankerten Verschlechterungsverbot für den Zustand der Gewässer gilt es, die oberirdischen Gewässer und das Grundwasser soweit möglich vor Stoffeinträgen durch Regenwetterabflüsse zu schützen. Nach Möglichkeit sollte nur noch nicht behandlungsbedürftiges oder entsprechend vorgereinigtes Regenwasser eingeleitet bzw. zur Versickerung gebracht werden. Dafür kommen innerhalb der bisher eher zentral ausgerichteten Entwässerungskonzepte zunehmend auch intelligente dezentrale und möglichst naturnahe Maßnahmen zum Einsatz. Das sich daraus ergebende Spannungsfeld soll im Rahmen der Tagung möglichst breit betrachtet und diskutiert werden. Mit den Themenschwerpunkten • Ansätze für ein zukunftsfähiges Starkregenrisikomanagement • Lösungsansätze für eine wassersensible Stadtentwicklung • Bewertung der Gewässerbelastungen durch Regenwetterabflüsse • Methoden und Anlagen der Regenwasserbehandlung bietet die Gemeinschaftstagung aqua urbanica trifft RegenwasserTage interessierten Teilnehmern aus Behörden, Kommunen und Verbänden, Hochschulen und Ingenieurbüros einen Überblick über die aktuellen Entwicklungen und den derzeitigen Stand im Umgang mit Regenwasser. Dabei werden Herausforderungen für die moderne Siedlungsentwässerung aufgegriffen und Erfahrungen aus geplanten und realisierten Projekten vorgestellt und diskutiert. Damit soll auch der Austausch zwischen Wissenschaft und Praxis gefördert und verstärkt werden.

This study presents an energy-efficient ultra-low voltage standard-cell based memory in 28nm FD-SOI. The storage element (standard-cell latch) is replaced with a full- custom designed latch with 50 % less area. Error-free operation is demonstrated down to 450mV @ 9MHz. By utilizing body bias (BB) @ VDD = 0.5 V performance spans from 20 MHz @ BB=0V to 110MHz @ BB=1V.

Abstract. To investigate incremental collaborative classifier fusion techniques, we have developed a comprehensive simulation framework. It is highly flexible and customizable, and can be adapted to various settings and scenarios. The toolbox is realized as an extension to the NetLogo multi-agent based simulation environment using its comprehensive Java- API. The toolbox has been integrated in two di↵erent environments, one for demonstration purposes and another, modeled on persons using re- alistic motion data from Zurich, who are communicating in an ad hoc fashion using mobile devices.

Three-dimensional (3D) integration using through- silicon via (TSV) has been used for memory designs. Content addressable memory (CAM) is an important component in digital systems. In this paper, we propose an evaluation tool for 3D CAMs, which can aid the designer to explore the delay and power of various partitioning strategies. Delay, power, and energy models of 3D CAM with respect to different architectures are built as well.

In this paper, we show the feasibility of low supply voltage for SRAM (Static Random Access Memory) by adding error correction coding (ECC). In SRAM, the memory matrix needs to be powered for data retentive standby operation, resulting in standby leakage current. Particularly for low duty- cycle systems, the energy consumed due to standby leakage current can become significant. Lowering the supply voltage (VDD) during standby mode to below the specified data retention voltage (DRV) helps decrease the leakage current. At these VDD levels errors start to appear, which we can remedy by adding ECC. We show in this paper that addition of a simple single error correcting (SEC) ECC enables us to decrease the leakage current by 45% and leakage power by 72%. We verify this on a large set of commercially available standard 40nm SRAMs.