Conference Proceeding
Refine
Year of publication
Document Type
- Conference Proceeding (47) (remove)
Has Fulltext
- yes (47)
Keywords
- Cache (3)
- DRAM (3)
- SRAM (3)
- Lehrerbildung (2)
- PIM (2)
- 4. Reinigungsstufe (1)
- 5G networks (1)
- Ashur Ada (1)
- Ashuradeh (1)
- Beratungskompetenz (1)
Faculty / Organisational entity
- Kaiserslautern - Fachbereich Elektrotechnik und Informationstechnik (18)
- Universität (12)
- Kaiserslautern - Fachbereich Informatik (8)
- Kaiserslautern - Fachbereich ARUBI (3)
- Kaiserslautern - Fachbereich Bauingenieurwesen (3)
- Kaiserslautern - Fachbereich Maschinenbau und Verfahrenstechnik (1)
- Kaiserslautern - Fachbereich Sozialwissenschaften (1)
- Zentrum für Innovation und Digitalisierung in Studium und Lehre (ZIDiS) (1)
#Sport #Gesundheit #Digital
(2021)
In ihrem 50. Jubiläumsjahr lud die Technische Universität Kaiserslautern am 26. und 27. November 2020 zu einem Höhepunkt ein: dem Kongress #Sport #Gesundheit #Digital. Für zwei Tage wurden im Rahmen eines Online-Forums gemeinsam die Themenfelder Sport, Gesundheit und Digitalisierung diskutiert. Wir freuen uns sehr, dass die Techniker Krankenkasse die TUK als Ausrichter der Veranstaltung besonders unterstützt hat. #SGD – Der Kongress setzte an der Schnittstelle von Sport, Gesundheit und Digitalisierung an und beleuchtete Chancen und Möglichkeiten, die durch das Zusammenspiel dieser Disziplinen entstehen können. Gleichzeitig wurden Risiken und Herausforderungen der digitalen Entwicklungen in Sport und Gesundheit betrachtet und perspektivisch mit Blick in die Zukunft analysiert. Hochkarätige Beiträge aus Wissenschaft und Praxis aus allen für das Themenspektrum relevanten Fachrichtungen sorgten für ein hohes Maß an Abwechslung und Transfer. Der Kongress richtete sich dabei nicht nur an Personen aus Wissenschaft und Praxis der Bereiche Gesundheitswesen und -management, Medizin und Psychologie. Ebenso angesprochen wurden Übungsleitende und Angehörige aus Hochschulsport und Sportwissenschaft, Studierende und Mitarbeitende aller bezogenen Fachrichtungen sowie alle allgemein interessierten Personen. Der vorliegende Kongressband stellt die Sammlung der Kongressinhalte dar. Neben den schriftlichen Beiträgen lassen sich hier auch Impressionen der Kongresstage und die Vorträge als interaktiv eingebundene Videos finden.
Der Sammelband „(Selbst-)Lernkompetenzen Studierender stärken: Unterstützungsangebote – Beratung – Lernräume“ enthält Beiträge von Akteur:innen an deutschen und österreichischen Hochschulen, die auf der Online-Fachtagung „(Selbst-)Lernunterstützung an Hochschulen – wieso noch mal?“ im Oktober 2020 an der Technischen Universität Kaiserslautern (seit 1.1.2023 Rheinland-Pfälzische Technische Universität Kaiserslautern-Landau) vorgestellt und diskutiert wurden. Ausgerichtet wurde die Tagung vom Projekt „Selbstlernförderung als Grundlage“ (Website: https://www.uni-kl.de/slzprojekt/).
Der Sammelband enthält 26 Beiträge und 18 Poster zu diesen thematischen Schwerpunkten:
I. Übergreifende Überlegungen zur zukunftsfähigen Hochschule
II. (Selbst-)Lernräume – physisch und virtuell
III. Angebote zur Unterstützung von (Selbst-)Lernkompetenzen – fachbezogen oder fächerübergreifend
IV. Beratung – individuell und institutionell.
Didaktische Formate und Unterstützungsstrukturen an deutschen Hochschulen haben sich in den letzten zwei Jahrzehnten vor dem Hintergrund veränderter gesellschaftlicher Bedarfe, neuer Zielgruppen, didaktischer Impulse und politischer Rahmenbedingungen gewandelt. Auf der Fachtagung ebenso wie im vorliegenden Sammelband präsentieren Vertreter:innen unterschiedlicher Hochschulstandorte ihre theoretischen, empirischen und praktischen Erkenntnisse im Hinblick auf Angebotsgestaltung, Wirksamkeit und Akzeptanz von Maßnahmen zur Stärkung der (Selbst-)Lernkompetenzen Studierender.
Die Beiträge geben einen Einblick in die Konzeption und Durchführung von überfachlichen Unterstützungs- und Beratungsangeboten und in die Gestaltung physischer und virtueller Lernräume für Studierende. So werden vielfältige Good Practices vorgestellt, kritisch diskutiert und hinsichtlich der Tragfähigkeit für die Hochschule der Zukunft reflektiert. Hierbei fließen insbesondere die Erfahrungen ein, die im Zuge der Covid-19-Pandemie und der (zeitweisen) Umstellung in den Online- und -Hybrid-Modus an den Hochschulen gemacht wurden. In ihre Ausarbeitung der Beiträge für den vorliegenden Sammelband haben die Autor:innen die neueren Erfahrungswerte aus dem Zeitraum Sommersemester 2020 bis Wintersemester 2021/22 eingearbeitet. Das Zukunftspotenzial der Angebote für Studierende in der Zeit während der Pandemie und in der Zeit des Pandemie-Nachklangs im „New Normal“-Betrieb wird somit kritisch beleuchtet. Dies wird gerahmt durch übergreifende, pädagogische und hochschulstrategische Betrachtungen zum Thema „zukunftsfähige Hochschule“.
Der Sammelband wird herausgegeben von Monika Haberer (Geschäftsführerin des Zentrums für Innovation und Digitalisierung in Studium und Lehre, ZIDiS), Dr. Dorit Günther und Janina Köhler (wissenschaftliche Mitarbeiterinnen des ZIDiS). Website: zidis.rptu.de/
3D integration of solid-state memories and logic, as demonstrated by the Hybrid Memory Cube (HMC), offers major opportunities for revisiting near-memory computation and gives new hope to mitigate the power and performance losses caused by the “memory wall”. In this paper we present the first exploration steps towards design of the Smart Memory Cube (SMC), a new Processor-in-Memory (PIM) architecture that enhances the capabilities of the logic-base (LoB) in HMC. An accurate simulation environment has been developed, along with a full featured software stack. All offloading and dynamic overheads caused by the operating system, cache coherence, and memory management are considered, as well. Benchmarking results demonstrate up to 2X performance improvement in comparison with the host SoC, and around 1.5X against a similar host-side accelerator. Moreover, by scaling down the voltage and frequency of PIM’s processor it is possible to reduce energy by around 70% and 55% in comparison with the host and the accelerator, respectively.
A counter-based read circuit tolerant to process variation for low-voltage operating STT-MRAM
(2016)
The capacity of embedded memory on LSIs has kept increasing. It is important to reduce the leakage power of embedded memory for low-power LSIs. In fact, the ITRS predicts that the leakage power in embedded memory will account for 40% of all power consumption by 2024 [1]. A spin transfer torque magneto-resistance random access memory (STT-MRAM) is promising for use as non-volatile memory to reduce the leakage power. It is useful because it can function at low voltages and has a lifetime of over 1016 write cycles [2]. In addition, the STT-MRAM technology has a smaller bit cell than an SRAM. Making the STT-MRAM is suitable for use in high-density products [3–7]. The STT-MRAM uses magnetic tunnel junction (MTJ). The MTJ has two states: a parallel state and an anti-parallel state. These states mean that the magnetization direction of the MTJ’s layers are the same or different. The directions pair determines the MTJ’s magneto- resistance value. The states of MTJ can be changed by the current flowing. The MTJ resistance becomes low in the parallel state and high in the anti-parallel state. The MTJ potentially operates at less than 0.4 V [8]. In other hands, it is difficult to design peripheral circuitry for an STT-MRAM array at such a low voltage. In this paper, we propose a counter-based read circuit that functions at 0.4 V, which is tolerant of process variation and temperature fluctuation.
The authors explore the intrinsic trade-off in a DRAM between the power consumption (due to refresh) and the reliability. Their unique measurement platform allows tailoring to the design constraints depending on whether power consumption, performance or reliability has the highest design priority. Furthermore, the authors show how this measurement platform can be used for reverse engineering the internal structure of DRAMs and how this knowledge can be used to improve DRAM’s reliability.
This study presents an energy-efficient ultra-low voltage standard-cell based memory in 28nm FD-SOI. The storage element (standard-cell latch) is replaced with a full- custom designed latch with 50 % less area. Error-free operation is demonstrated down to 450mV @ 9MHz. By utilizing body bias (BB) @ VDD = 0.5 V performance spans from 20 MHz @ BB=0V to 110MHz @ BB=1V.
An Adaptive and Dynamic Simulation Framework for Incremental, Collaborative Classifier Fusion
(2016)
Abstract. To investigate incremental collaborative classifier fusion techniques, we have developed a comprehensive simulation framework. It is highly flexible and customizable, and can be adapted to various settings and scenarios. The toolbox is realized as an extension to the NetLogo multi-agent based simulation environment using its comprehensive Java- API. The toolbox has been integrated in two di↵erent environments, one for demonstration purposes and another, modeled on persons using re- alistic motion data from Zurich, who are communicating in an ad hoc fashion using mobile devices.
Seit 2011 findet an der Technischen Universität Kaiserslautern ein dreistufiges Seminarprogramm zur Studienunterstützung– die Diemersteiner Selbstlerntage (DSL) – statt, in dessen Fokus der Erwerb und die Vertiefung von studienbezogenen überfachlichen Kompetenzen stehen. Über Reflexionsportfolios, die den Seminarteilnehmenden als Instrument zur kritischen Reflexion eigener Denk- und Handlungsmuster an die Hand gegeben werden, bereiten Studierende den Seminarbesuch nach. Eine Stichprobe dieser Portfolios bildet die Datenbasis einer im Beitrag vorgestellten Auswertung, die die subjektiv wahrgenommene Wirkung der DSL auf das Studienverhalten feststellen soll. Die dargestellte Untersuchung ist Teil einer im Rahmen der Programmentwicklung durchgeführten systematischen Analyse individueller Handlungs- und Denkmuster von Teilnehmenden der DSL, mit dem Ziel, Aussagen zur potenziellen Wirkungen des Seminarbesuchs treffen zu können.
The energy efficiency of today’s microcontrollers is supported by the extensive usage of low-power mechanisms. A full power-down requires in many cases a complex, and maybe error prone, administration scheme, because data from the volatile memory have to be stored in a flash based back- up memory. New types of non-volatile memory, e.g. in RRAM technology, are faster and consumes a fraction of the energy compared to flash technology. This paper evaluates power gating for WSN with RRAM as back-up memory.
Three-dimensional (3D) integration using through- silicon via (TSV) has been used for memory designs. Content addressable memory (CAM) is an important component in digital systems. In this paper, we propose an evaluation tool for 3D CAMs, which can aid the designer to explore the delay and power of various partitioning strategies. Delay, power, and energy models of 3D CAM with respect to different architectures are built as well.