UNIVERSITÄTSBIBLIOTHEK

RAPIDO Testing of Assisted Write and Read operations for SRAMs

  • Lowering the supply voltage of Static Random-Access Memories (SRAM) is key to reduce power consumption, however since this badly affects the circuit performances, it might lead to various forms of loss of functionality. In this work, we present silicon results showing significant yield improvement, achieved with write and read assist techniques on a 6T high- density bitcell manufactured in 40 nm technology. Data is successfully modeled with an original spice-based method that allows reproducing at high computing efficiency the effects of static negative bitline write assist, the effects of static wordline underdrive read assist, while the effects of read ability losses due to low-voltage operations on the yield are not taken into account in the model.

Volltext Dateien herunterladen

Metadaten exportieren

Weitere Dienste

Teilen auf Twitter Suche bei Google Scholar
Metadaten
Verfasserangaben:J. Nguyen, D. Turgis, D. Bonciani, B. Lhomme, Y. Carminati, O. Callen, G. Guirleo, L. Ciampolini, G. Ghibaudo
URN (Permalink):urn:nbn:de:hbz:386-kluedo-43299
Dokumentart:Konferenzveröffentlichung
Sprache der Veröffentlichung:Englisch
Veröffentlichungsdatum (online):18.03.2016
Jahr der Veröffentlichung:2016
Veröffentlichende Institution:Technische Universität Kaiserslautern
Datum der Publikation (Server):14.03.2016
Freies Schlagwort / Tag:SRAM; half-selected cell; negative bit line; read assist; wordline underdrive; write assist; write margin; yield
Seitenzahl:4
Fachbereiche / Organisatorische Einheiten:Fachbereich Elektrotechnik und Informationstechnik
CCS-Klassifikation (Informatik):B. Hardware / B.3 MEMORY STRUCTURES / B.3.1 Semiconductor Memories (NEW) (B.7.1) / Static memory (SRAM) (NEW)
DDC-Sachgruppen:6 Technik, Medizin, angewandte Wissenschaften / 621.3 Elektrontechnik, Elektronik
Sammlungen:International Workshop on Emerging Memory Solutions
Lizenz (Deutsch):Standard gemäß KLUEDO-Leitlinien vom 30.07.2015