VMEbus Controller Synthesis by Communicating Asynchronous Sequential Circuits
- This paper presents the systematic synthesis of a fairly complex digitalcircuit and its CPLD implementation as an assemblage of communicatingasynchronous sequential circuits. The example, a VMEbus controller, waschosen because it has to control concurrent processes and to arbitrateconflicting requests.
Verfasser*innenangaben: | Wilfried Eisele, Gernot Eckstein, Jochen Beister |
---|---|
URN: | urn:nbn:de:hbz:386-kluedo-30 |
Dokumentart: | Preprint |
Sprache der Veröffentlichung: | Englisch |
Jahr der Fertigstellung: | 1994 |
Jahr der Erstveröffentlichung: | 1994 |
Veröffentlichende Institution: | Technische Universität Kaiserslautern |
Datum der Publikation (Server): | 03.04.2000 |
Freies Schlagwort / Tag: | CPLD; Petri nets; VMEbus; asynchronous circuits; bus controller |
Fachbereiche / Organisatorische Einheiten: | Kaiserslautern - Fachbereich Elektrotechnik und Informationstechnik |
DDC-Sachgruppen: | 6 Technik, Medizin, angewandte Wissenschaften / 620 Ingenieurwissenschaften und Maschinenbau |
Lizenz (Deutsch): | Standard gemäß KLUEDO-Leitlinien vor dem 27.05.2011 |